

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS


IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

(54) CHANNEL SIGNAL CONVERTING DEVICE
 (11) 63-318836 (A) (43) 27.12.1988 (19) JP
 (21) Appl. No. 62-154097 (22) 20.6.1987
 (71) TOSHIBA CORP (72) HIDEKAZU TSURUTA
 (51) Int. Cl. H04J3/12, H04Q11/04

PURPOSE: To freely and simply change the channel positions and the number of effective channels by rewriting the data stored in a memory via a CPU and rearranging the channel positions of signaling signals.

CONSTITUTION: A programmable counter 15 outputs the channel number data on a 2nd group channels after receiving clocks; while a memory 13 outputs the 1st group channel numbers of a corresponding register 7 respectively. Thus the channels of the register 8 are connected to the channels of a register 8 respectively via a multiplexer 10, a signal line 12 and a demultiplexer 11. Therefore the signaling signals set at the position of a channel 26 of a digital interface of a PBX, for example, are rearranged and transmitted to the position of a channel 14 via a high-speed digital circuit. Thus it is possible to simply change the channel positions, etc., by rewriting the data on the memory 13 via a CPU.




a: address, b: data

(54) SPREAD SPECTRUM MODULATOR
 (11) 63-318837 (A) (43) 27.12.1988 (19) JP
 (21) Appl. No. 62-154858 (22) 22.6.1987
 (71) MITSUBISHI ELECTRIC CORP (72) TAKASHI SEO
 (51) Int. Cl. H04J13/00

PURPOSE: To suppress the carrier field through by changing the duty ratio of a direct sequence code signal so that the coincidence is secured for the electric power between the 0° and 180° phase modulation signals.

CONSTITUTION: The direct sequence DS code signals M produced by a DS code generator 5 are sent to an OR gate 9 or a delay line 10, an AND gate 11 and an OR gate 12 respectively via a switch gate 6 in accordance with the code length switch signal TG1 outputted from a counter 8. The line 10 delays the time of the signal M in response to the pulse width control signal TP1 given from a control signal generating circuit 7. These delayed signals M are sent to both gates 11 and 12. The outputs of these gates 11 and 12 are selectively sent to the gate 9 in response to the pulse width control signal TP2 received from the circuit 7. Then a phase modulation signal CW2 of 0° and a phase modulation signal CW3 of 180° are switched and outputted by a changeover switch 4 in accordance with the output of the gate 9.




1: signal generator, 2: distributor, 3: 180°-phase shifter, 5: direct sequence code generator, 9: first OR gate

(54) ERROR CONTROL COMMUNICATION METHOD
 (11) 63-318838 (A) (43) 27.12.1988 (19) JP
 (21) Appl. No. 62-153525 (22) 22.6.1987
 (71) OKI ELECTRIC IND CO LTD (72) OSAMU NOGUCHI(1)
 (51) Int. Cl. H04L1/12

PURPOSE: To shorten the communication time and to improve the reliability for transmission of information by sending continuously the transmission data and then sending the transmission to be re-transmission after the transmission is through with other transmission data.

CONSTITUTION: In a step 101 both the transmission data 1 and an error detectable CRC code are transmitted to the reception side from the transmission side. At the reception side the errors are checked based on all received data. When an error is checked, the data 1 is corrected and sent back to the transmission side in a step 103 with addition of the received CRC code. This returned data 1 is checked at the transmission side together with the CRC code. When these data and code are decided normal, they are transmitted continuously in steps 102 and 104 together with transmission data 2 and 3. While the transmission data is re-transmission in a step 106 after no data to be transmitted exists any more when decided as abnormal.



k: CRC code check data, l: CRC code check data, m: CRC code check data, n: CRC code check data, g: transmission data, f: CRC code reception, e: return data, d: abnormal decision, c: normal decision, a: information transmission side, b: information reception side, 2: connection, 3: connection, 4: connection, 5: connection, h: data, i: CRC code, j: CRC code check, j: CRC code check data 1 connection

JP 63-318838

2.Claim

An error control communication method in a communication method of full duplicate communication paths, comprising;

adding an error correcting code to transmission data on an information transmission side to transmit to an information reception side;

correcting reception data based on said error correcting code added to reception data received on the information reception side, and returning corrected reception data and the error correcting code to the information transmission side; and

comparing returned data returned from the information reception side with said transmission data on the transmission side, and when an error is detected, re-transmitting said transmission data.

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭63-318838

⑫ Int. Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和63年(1988)12月27日

H 04 L 1/12

8732-5K

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 誤り制御通信方法

⑮ 特 願 昭62-153525

⑯ 出 願 昭62(1987)6月22日

⑰ 発 明 者 野 口 修 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
⑱ 発 明 者 鈴 木 孝 夫 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
⑲ 出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
⑳ 代 理 人 弁理士 山本 恵一

明 細 書

1. 発明の名称

誤り制御通信方法

2. 特許請求の範囲

全二重通信路における通信方法において、

情報送信側で送信データに誤り訂正符号を付加して情報受信側に送信し、

情報受信側で受信した受信データに付加している誤り訂正符号に基づいて受信データを訂正するとともに訂正後の受信データ及び誤り訂正符号を情報送信側に返送し、

情報送信側で情報受信側から返送されてきた返送データと前記送信データとを照合して誤りを検出した場合は再度送信データを送信することを特徴とする誤り制御通信方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は誤り制御通信方法に関し、特に誤りの多い全二重通信路における高信頼度、高効率の通信方法に関する。

(従来の技術)

従来の音声、データ等の情報の伝送においては伝送路から受ける雑音、ひずみにより受信データに誤りが発生するが、この誤りの影響を軽減するため適切な伝送符号が選択されるとともに誤り検出、訂正などの誤り制御通信方法が「[改訂版] DDX データ交換の基礎知識」社団法人 電気通信協会、オーム社発行、昭和59年7月10日発行に開示されている。この誤り制御通信方法のうち判定帰還方法があり、またこの判定帰還方法のうち自動再送要求(automatic repeat request: A R Q)方法というものがある。以下、この自動再送要求方法を図面に基づいて説明する。

第3図は従来の誤り制御通信の通信手順を示すフローチャートである。同図において、はじめに送信側と受信側との間で通信開始の確認が行われる(ステップ301)。相互に通信開始の確認が完了すると、送信側からパリティチェック符号、巡回符号(cyclic redundancy check: C R C)などの誤り検出可能な符号が付加された

送信データが受信側に送信される。そして、受信側では誤り検出可能な符号に基づいて誤りの有無をチェックし、正しく受信されていれば合格(acknowledgment: ACK)信号、誤りがあれば不合格(negative acknowledge: NAK)信号を帰還路を経由して返送する。よって、ステップ302のようにACK信号が返送されたときには継続して送信データの送信を行なうが、ステップ303のようにNAK信号が返送されたときには誤りのあった送信データを再送する。そして、全ての送信データが送信し終えると、送信側と受信側との間で通信終了の確認が行なわれる(ステップ304)。

(発明が解決しようとする問題点)

しかしながら、上記従来の方法では送信側において送信データを送信した後受信側からの誤り検出結果が返送されるまで次の送信データの送信を行なうことができないことにより、エラーの多い伝送路では伝送完了までの時間を非常に長く要するという問題点があった。

ないときは受信データはそのままとする。そして、情報受信側は訂正後の受信データ及び誤り訂正符号を情報送信側に返送する。情報送信側は情報受信側から返送されてきた返送データと前記送信した送信データとを照合して送信データの情報受信側での受信の確認を行なう。そして、照合の結果、誤りを検出した場合は再度送信データを返送する。

したがって、本発明は前記問題点を解決することができ、通信時間の削減と情報伝送の信頼性を向上できる誤り制御通信方法を提供できる。

(実施例)

以下、本発明の一実施例を図面に基いて説明する。

第1図は本発明の一実施例による通信手順を示すフローチャートである。同図では通信開始の確認及び通信の切断の各通信手順は省略しており、同図は実際の情報転送に入った場合の情報の送受の通信手順を示している。

先ず、送信データ1と誤り検出可能な符号であ

る本発明はこの問題点を解決するためのもので、通信時間の削減と情報伝送の信頼性を向上できる誤り制御通信方法を提供することを目的とする。

(問題点を解決するための手段)

本発明は前記問題点を解決するために、全二重通信路における通信方法において情報送信側で送信データに誤り訂正符号を付加して情報受信側に送信し、情報受信側で受信した受信データに付加されている誤り訂正符号に基づいて受信データを訂正するとともに訂正後の受信データ及び誤り訂正符号を情報送信側に返送し、情報送信側で情報受信側から返送されてきた返送データと前記送信データとを照合して誤りを検出した場合は再度送信データを返送することに特徴がある。

(作用)

以上のようなステップからなる本発明によれば、情報送信側では送信データに誤り訂正符号を付加して情報受信側に送信する。情報受信側では受信した受信データにされている誤り訂正符号に基づいて受信データを訂正する。ここで、誤りの

例えばCRC符号とが情報送信側から情報受信側に伝送される(ステップ101)。情報受信側では受信した全データに基づいて誤りをチェックし、誤りが検出された場合には送信データ1を訂正して受信したCRC符号を付加して情報送信側に返送する(ステップ103)。この返送データは情報送信側でCRC符号とともにチェックされて正常伝送の判断を行なう。正常の判定の場合は継続して送信データ2、3と送信する(ステップ102、104)。つまり、情報送信側、情報受信側ともに1度送受信状態に入った以降は送信データがなくなるまで全二重通信路により情報の送受信を同時に行なわれる。

一方、ステップ105で返送された返送データ2に対して情報送信側で異常と判定した場合は異常と判定された送信データ、ここでは送信データ2を再送する(ステップ108)。この再送データに対しても通常の送信データと同様の処理を行ない伝送の確認が行なわれ、異常の場合は再び送される。

第2図は本実施例を実現する回路構成を示すブロック図である。

同図において、送信情報源10からの送信データはCRC符号発生器14により発生したCRC符号が付加されてセクタ15に輸入される。この送信データは送信データバッファ30を介して送信器50に送られると同時にメモリバッファ31に順次蓄積される。また、メモリバッファ31、32、・・・、33においては各々の蓄積データが順次転送されている。

送信器50は全二重通信路3を通過して情報受信側の受信器100に送信データを送る。その受信した受信データは受信データシリアルバッファ110を通過した後CRC符号チェック訂正器115に輸入される。そこで、誤りが検出された場合は受信データの訂正が行なわれる。この必要に訂正された受信データ及びCRC符号は受信データバッファ120に順次蓄積されると同時に送信器130により全二重通信路3を通過して情報送信側の受信器70に送られる。情報受信側の受信データバッファ

120、メモリバッファ121、・・・、122の内容はブロックNO.の順に保持されているが、新しいブロックNO.のものは受信データバッファ120に入力されるがこの新しいデータブロックの人力の度に受信データバッファ120、メモリバッファ121、・・・、122の内容は順次転送される。そして、メモリバッファ122に蓄積されたデータは次に新しいデータブロックが入力されたとき有効受信情報として情報受信側に取り込まれる。

また、情報送信側に返送された返送データは返送シリアルバッファ80を通り返送データバッファ81に送られる。ここで、ブロックNO.に対応する送信データがセクタ80を介してメモリバッファ31、32、・・・、33から選択され、選択された送信データはセクタ80を介して照合器90及び再送データバッファ95に輸入される。照合器90では返送データバッファ81からの返送データとセレクト80からの送信データとを照合する。ここで、其データとCRC符号のともにチェックされ、伝送の

異常の有無がチェックされる。

エラー発生時の情報は送信情報源10、セクタ15、ブロックNO.、生成器20及び送信データバッファ30に供給される。そこで、このとき情報受信側に送信する送信データは再送データバッファ95に蓄積されてある実データ、ブロックNO.、CRC符号であり、これらは送信データバッファ30に蓄積される。

ここで、情報送信側の照合器90における返送データの照合判断基準は次のとおりとする。

- (1) CRC符号が一致した場合伝送が成功したとする。
- (2) 実データが一致し、CRC符号に1ビット誤りがあった場合に伝送が成功したとする。
- (3) CRC符号及び実データの両方が一致した場合に伝送が成功したとする。
- (4) 上記(1)又は(2)のいずれかで伝送が成功したとする。

なお、情報受信側の受信データの誤り訂正の方法として、単にCRC符号によりデータ部分の訂

正だけでなくデータ部分及びCRC符号を見直し、適正とみなせる符号に訂正を行なうことができる。すなわち、エラー発生時は情報受信側で正解解を予測し返送確認を行なうことができる。伝送照合、情報受信側でのエラーの訂正方法は送受信器が自己で観測したエラー発生率、モード等を見ながら独自に適応的に切替えることも可能である。

(発明の効果)

以上説明したように、本発明によれば、全二重通信帯の能力を十分に発揮できるとともに通信時間の削減と情報伝送の信頼性を向上できる優れた誤り制御通信方法を提供できる。

4. 図面の簡単な説明

第1図は本発明の一実施例の通信手順を示すフローチャート、第2図は本実施例を実現する回路構成を示すブロック図、第3図は従来の誤り制御通信の通信手順を示すフローチャートである。

10—送信情報源、

14—CRC符号発生器、

- 15. 80 --セクタ.
- 20--ブロックNO. 生成部.
- 30--送信データバッファ.
- 31, 32, 33, 121, 122--メモリバッファ.
- 50--送信器.
- 60--送信シリアルバッファ.
- 61--送信データバッファ.
- 70--受信器.
- 80--照合部.
- 95--再送データバッファ. 100--受信器.
- 110--受信データシリアルバッファ.
- 115--CRC符号チェック訂正器.
- 120--受信データバッファ.
- 130--送信器.

特許出願人
 沖電気工業株式会社
 特許出願代理人
 弁理士 山 本 淳 一




図3 送信・受信制御回路の構成





図4 本発明の送信・受信制御回路の構成



本発明の送信機側の回路構成図
図 2